

(11)Publication number:

09-106691

(43) Date of publication of application: 22.04.1997

(51)Int.CI.

G11C 17/12

(21)Application number : 07-263003

(71)Applicant: NEC CORP

(22)Date of filing:

11.10.1995

(72)Inventor: NISHISAKA SADAICHIROU


YAMAZAKI KAZUYUKI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enlarge the pitch of metal wirings (metal-bit line and virtual metal ground line) by suppressing the number of connecting transistors connected to memory cells in series at the time of reading.

SOLUTION: Memory cells MC1, MC2,... having a planar structure, wherein expanded-layer wirings BL1, BL2,... are made to be sources and drains and word lines W1, W2,... are made to be gate wirings, are arranged. A metal bit line M2 is connected to the expanded-layer wirings BL2, BL3,...BL8 through connecting transistors TS11, TS12, TS21, TS31, TS32, TS33 and TS34. A virtual metal ground line M1 is connected to the expanded-layer wiring BL1,



BL2,...BL4 through the connecting transistors TS41, TS42, TS51 and TS61. A virtual metal ground line M3 is connected to the expanded-layer wring BL6, BL7,...BL9 through the connecting transistors TS43, TS44, TS52 and TS62.

LEGAL STATUS

[Date of request for examination]

11.10.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other

than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2751892

[Date of registration]

27.02.1998

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

27.02.2003

Copyright (C); 1998,2003 Japan Patent Office



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-106691

(43)公開日 平成9年(1997)4月22日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ	技術表示箇所
G11C 17/12			G11C 17/00	304A
H01L 27/10	431		HO1L 27/10	431

審査請求 有 請求項の数3 OL (全 10 頁)


(71)出頭人 000004237
日本電気株式会社
東京都港区芝五丁目7番1号
(72)発明者 西坂 禎一郎
東京都港区芝五丁目7番1号 日本電気株
式会社内
(72) 発明者 山崎 和之
東京都港区芝五丁目7番1号 日本電気株
式会社内
(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 読み出しの際、メモリセルに直列に接続される接続トランジスタの数を抑制しながら、メタル配線 (メタルビット線や仮想メタルグランド線)のビッチを大きくする。

【構成】 拡散層配線BL₁,BL₁,…をソース・ドレインとし、またワード線W₁,W₁,…をゲート配線とするプレーナ構造のメモリセルMC₁,MC₁,…が配列される。メタルピット線M₁ は接続トランジスタTS₁₁,TS₁



· Joseph L

【特許請求の範囲】

【請求項1】 一導電型半導体基板上に、互いに平行に 配置された第1から第9の拡散層配線群と、前記拡散層 配線群上に直交して配置された複数本のゲート配線と、 隣り合う前記拡散層配線をソース・ドレインとし、さら に隣り合う前記拡散層配線間でかつ、前記ゲート配線直 下をチャネルとするメモリセルが前記拡散層配線方向に 配置されてなるメモリセル列と、前記拡散層配線群上に 配列された8列の前記メモリセル列を単位としてなるメ モリセル列群があって、前記第1の拡散層配線の一端は 第1の接続トランジスタを介して第1の仮想メタルグラ ンド線と接続されかつ、第2の接続トランジスタを介し て前記第2の拡散層配線の一端と接続され、前記第3の 拡散層配線の一端は第3の接続トランジスタを介して前 記第1の仮想メタルグランド線と接続され、かつ、第4 の接続トランジスタを介して前記第4の拡散層配線の一 端と接続され、前記第3の拡散層配線の他端は第5の接 続トランジスタを介してメタルビット線に接続されか つ、第6の接続トランジスタを介して前記第2の拡散層 配線の他端に接続され、前記第5の拡散層配線の一端は 第7の接続トランジスタを介して前記メタルビット線に 接続されかつ、第8の接続トランジスタを介して前記第 4の拡散層配線の他端と接続されかつ、第9の接続トラ ンジスタを介して前記第6の拡散層配線の一端に接続さ れ、前記第7の拡散層配線の一端は第10の接続トラン ジスタを介して前記メタルビット線に接続されかつ、第 11の接続トランジスタを介して前記第8の拡散層配線 の一端に接続され、前記第7の拡散層配線の他端は、第 12の接続トランジスタを介して第2の仮想メタルグラ ンド線に接続されかつ、第13の接続トランジスタを介 して前記第6の拡散層配線の他端に接続され、前記第9 の拡散層配線の一端は第14の接続トランジスタを介し て前記第2の仮想メタルグランド線に接続されかつ、第 15の接続トランジスタを介して前記第8の拡散層配線 の他端に接続され、前記第5及び第10の接続トランジ スタのゲート配線となる第1のビットライン選択線と、 前記第7の接続トランジスタのゲート配線となる第2の ビットライン選択線と、前記第6、第8、第9及び第1 1の接続トランジスタのゲート配線となる第3のビット ライン選択線と、前記第3及び第12の接続トランジス タのゲート配線となる第1のグランドライン選択線と、 前記第1及び第14の接続トランジスタのゲート配線と なる第2のグランドライン選択線と、前記第2、第4、 第13及び第15の接続トランジスタのゲート配線とな る第3のグランドライン選択線とを具備してなることを 特徴とする半導体記憶装置。

【請求項2】 一導電型半導体基板上に、互いに平行に 配置された第1から第9の拡散層配線群と、前記拡散層 配線群上に直交して配置された複数本のゲート配線と、 隣り合う前記拡散層配線をソース・ドレインとしさら

に、隣り合う前記拡散層配線間でかつ、前記ゲート配線 直下をチャネルとするメモリセルが前記拡散層配線方向 に配置されてなるメモリセル列と、前記拡散層配線群上 に配列された8列の前記メモリセル列を単位としてなる 05 メモリセル列群があって、前記第1の拡散層配線の一端 は第1の接続トランジスタを介して第1の仮想メタルグ ランド線と接続されかつ、第2の接続トランジスタを介 して前記第2の拡散層配線の一端と接続され、前記第3 の拡散層配線の一端は第3の接続トランジスタ及び前記 10 第1の接続トランジスタを介して前記第1の仮想メタル グランド線に接続されかつ、第4の接続トランジスタを 介して前記第4の拡散層配線の一端と接続され、前記第 3の拡散層配線の他端は第5及び第6の接続トランジス タを介してメタルビット線に接続されかつ、第7の接続 15 トランジスタを介して前記第2の拡散層配線の他端と接 続され、前記第5の拡散層配線の一端は、前記第5の接 続トランジスタを介して前記メタルビット線に接続され かつ、第8の接続トランジスタを介して前記第4の拡散 層配線の他端と接続されかつ、第9の接続トランジスタ 20 を介して第6の拡散層配線の一端と接続され、前記第7 の拡散層配線の一端は第10の接続トランジスタ及び前 記第5の接続トランジスタを介して前記メタルビット線 に接続されかつ、第11の接続トランジスタを介して前 記第8の拡散層配線の一端に接続され、前記第7の拡散 層配線の他端は第12及び第13の接続トランジスタを 介して第2の仮想メタルグランド線に接続されかつ、第 14の接続トランジスタを介して前記第6の拡散層配線 の他端と接続され、前記第9の拡散層配線の一端は前記 第12の接続トランジスタを介して前記第2の仮想メタ 30 ルグランド線に接続されかつ、第15の接続トランジス タを介して前記第8の拡散層配線の他端に接続され、前 記第5の接続トランジスタのゲート配線となる第1のビ ットライン選択線と、前記第6及び第10の接続トラン ジスタのゲート配線となる第2のピットライン選択線 35 と、前記第7、第8、第9及び第11の接続トランジス タのゲート配線となる第3のピットライン選択線と、前 記第1及び第12の接続トランジスタのゲート配線とな る第1のグランドライン選択線と、前記第3及び第13 の接続トランジスタのゲート配線となる第2のグランド . ライン選択線と、前記第2、第4、第14及び第15の 接続トランジスタのゲート配線となる第3のグンランド ライン選択線とを具備してなることを特徴とする半導体

【請求項3】 一導電型半導体基板上に、互いに平行に 45 配置された第1から第9の拡散層配線群と、前記拡散層 配線群上に直交して配置された複数本のゲート配線と、 隣り合う前記拡散層配線をソース・ドレインとしさら に、隣り合う前記拡散層配線間でかつ、前記ゲート配線 直下をチャネルとするメモリセルが前記拡散層配線群上 50 に配置されてなるメモリセル列と、前記拡散層配線群上

記憶装置。

に配列された8列の前記メモリセル列を単位としてなる メモリセル列群があって、前記第1の拡散層配線の一端 は第1の接続トランジスタを介して第1の仮想メタルグ ランド線と接続されかつ、第2の接続トランジスタを介 して前記第2の拡散層配線の一端に接続され、前記第3 の拡散層配線の一端は第3の接続トランジスタを介して メタルピット線に接続され、かつ、第4の接続トランジ スタを介して前記第2の拡散層配線の他端に接続され、 かつ、第5の接続トランジスタを介して前記第4の拡散 層配線の一端に接続され、前記第5の拡散層配線の一端 は第6の接続トランジスタを介して前記第1の仮想メタ ルグランド線に接続されかつ、第7の接続トランジスタ を介して前記第4の拡散層配線の他端に接続されかつ、 第8の接続トランジスタを介して前記第6の拡散層配線 に接続され、前記第7の拡散層配線の一端は、第9の接 '続トランジスタを介して前記メタルビット線に接続さ' れ、かつ、第10の接続トランジスタを介して前記第6 の拡散層配線の他端に接続されかつ、第11の接続トラ ンジスタを介して前記第8の拡散層配線の一端に接続さ れ、前記第9の拡散層配線の一端は第12の接続トラン ジスタを介して第2の仮想メタルグランド線に接続され かつ、第13の接続トランジスタを介して前記第8の拡 散層配線の他端に接続され、前記第9の接続トランジス タのゲート配線となる第1のピットライン選択線と、前 記第3の接続トランジスタのゲート配線となる第2のビ ットライン選択線と、前記第4、第5、第10及び第1 1の接続トランジスタのゲート配線となる第3のビット ライン選択線と、前記第1及び第12の接続トランジス タのゲート配線となる第1のグランドライン選択線と、 前記第6の接続トランジスタのゲート配線となる第2の グランドライン選択線と、前記第2、第7、第8及び第 13の接続トランジスタのゲート配線となる第3のグラ ンドライン選択線とを具備することを特徴とする半導体 記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶装置に関し、特に読み出し専用半導体記憶装置に関する。

[0002]

【従来の技術】従来から広く用いられている読み出し専 40 用半導体記憶装置(以下ROMと称する)の等価回路を 図4に示す。

【0003】シリコン基板上に互いに平行に複数の拡散層配線B B_1 ~ B_1 。が形成され、ゲート絶縁膜を介してゲート配線が配置される。ゲート配線はワード線W L_1 ($i=1,2,\cdots 16$)、ピットライン選択線B S_1 、 B_1 、メタルピット線M L_1 と拡散層配線とを断続するバンク選択線B S_1 、 M_1 と拡散層配線とを断続するグランド線M L_1 、 M_1 と拡散層配線とを断続するグランド選択線GSなどで構成される。

【0004】メモリセル M_1 、 M_1 ・・・は、互いに隣り合う拡散層配線をソース・ドレインとし、ゲート配線下で拡散層配線間の領域がチャネルとなるプレート構造のMOSトランジスタである。メモリセル M_1 、 M_1 ・

05 ・・のしきい値は、イオン注入により調整されている。
【0005】すなわちデータ1に対応するメモリセルは、そのメモリセルのゲート配線が読み出し電位に設定された場合でも、オン状態にならない高いしきい値に調整されている。一方、データ0に対応するメモリセル
10 は、そのメモリセルのゲート配線が読み出し電位に設定された場合、オン状態になる低いしきい値に調整されて

【0006】次に動作について説明する。例えば、メモリセルM₁に書き込まれた情報を読み出す場合、バンク 選択線BSとピットライン選択線BS₁の電位がハイレベルに維持されることにより、接続トランジスタT₁₁、T₁₁がオン状態になる(T₁₁、T₁₃、T₁₄も同様にオン状態になるがメモリセルM₁の読み出しには直接関係しない)。また、メモリセルM₁のゲート配線が読み出し 電位に維持される。

【0007】さらに、ビットライン選択線BS,の電位はロウレベル(接続トランジスタTn、Tn、Tn、Tnはオフ状態)、グランドライン選択線GSの電位はバイレベル(接続トランジスタTn、Tnはオン状態)に25 維持される。こうして、メモリセルMnは接続トランジスタTn、Tnを介してメタルビット線ML,と、また接続トランジスタTnを介して仮想メタルグランド線ML」と電気的に接続される。

35 [0009]

【発明が解決しようとする課題】ROMの集積度はメモリセルの大きさで決定される。微細加工技術の進歩は目ざましく、 $0.3\sim0.4\mu$ mのリソグラフィは量産技術として一般化し、メモリセルを構成する拡散層配線B 10 B_1 、 BB_1 ・・・は、 $0.6\sim0.8\mu$ mのピッチで配線することが可能になってきた。そこで、広く用いられているROMのレイアウト(図4)では、拡散層配線2本毎に、メタル配線(ML1、ML1・・・)が1本配置されるため、 $1.2\sim1.6\mu$ mピッチのメタル配45 線技術が必要になる。これは、例えばメタルピット配線ML1のコンタクト C_1 付近では、非常に加工が困難で生産性を著しく損う。従って、近年のROMの集積度は、メタル配線ピッチで制約されるようになっており、従来のROMレイアウトの変更が求められている。

50 【0010】本発明が解決しようとする課題は、従来の

メモリセルと拡散層配線ピッチが同じであっても、メタル配線ピッチが2倍以上でまた、メモリセルと接続される接続トランジスタの個数(従来は3個)の増加を抑制し、オン状態にあるメモリセルに流れる電流が減少しないROMレイアウトの提供にある。

[0011]

【課題を解決するための手段】本発明の半導体記憶装置 は、一導電型半導体基板上に、互いに平行に配置された 第1から第9の9本の拡散層配線 (BL,、BL,、・ ・・BL,)が順に配置された拡散層配線群と、前記拡 散層配線群上に直交して配置された複数本のゲート配線 $(W_1 \setminus W_2 \setminus \cdots \setminus W_M)$ と、隣り合う前記拡散層配 線をソース・ドレインとし、さらに隣り合う前記拡散層 配線間で、かつ、前記ゲート配線直下をチャネルとする メモリセルが前記拡散層配線方向に配置されてなるメモ リセル列と、前記拡散層配線群上に配列された8列の前 記メモリセル列を単位としてなるメモリセル列群があっ て、前記第1の拡散層配線(BL₁)の一端は第1の接 続トランジスタ (TSո) を介して第1の仮想メタルグ ランド線 (M₁) と接続され、かつ、第2の接続トラン ジスタ (TS山) を介して前記第2の拡散層配線 (BL ,)の一端と接続され、前記第3の拡散層配線(B L_1) の一端は第3の接続トランジスタ (TS_{ii}) を介 して前記第1の仮想メタルグランド線 (M₁) と接続さ れ、かつ、第4の接続トランジスタ (TS1) を介して 前記第4の拡散層配線 (BL,) の一端と接続され、前 記第3の拡散層配線(BL,)の他端は第5の接続トラ ンジスタ (TS₁₁) を介してメタルピット線 (M₁) に 接続され、かつ、第6の接続トランジスタ(TS」」)を 介して前記第2の拡散層配線 (BL,) の他端に接続さ れ、前記第5の拡散層配線(BL,)の一端は第7の接 続トランジスタ (TSո) を介して前記メタルピット線 (M₁) に接続され、かつ、第8の接続トランジスタ (TS₁₁)を介して前記第4の拡散層配線(BL₁)の 他端と接続され、かつ、第9の接続トランジスタ (TS 」、)を介して前記第6の拡散層配線(BL,)の一端に 接続され、前記第7の拡散層配線(BL,)の一端は第 10の接続トランジスタ (TSn) を介して前記メタル ビット線 (M,) に接続され、かつ、第11の接続トラ ンジスタ (TSn)を介して前記第8の拡散層配線 (B L」)の一端に接続され、前記第7の拡散層配線(BL ,) の他端は、第12の接続トランジスタ (TS₁₁)を 介して第2の仮想メタルグランド線 (M,) に接続さ れ、かつ、第13の接続トランジスタ (TSu)を介し て前記第6の拡散層配線 (BL,) の他端に接続され、 前記第9の拡散層配線 (B,) の一端は第14の接続ト ランジスタ (TS₁₁)を介して前記第2の仮想メタルグ ランド線 (M,) に接続され、かつ、第15の接続トラ ンジスタ (TS₄)を介して前記第8の拡散層配線 (B L,)の他端に接続され、前記第5 (TSu)及び第1

0 (TS」)の接続トランジスタのゲート配線となる第 1のピットライン選択線 (S₁) と、前記第7の接続ト ランジスタ (TS₁₁) のゲート配線となる第2のビット ライン選択線(S₁)と、前記第6(TS₁₁)、第8 (TS₁₁)、第9(TS₁₁)及び第11(TS₁₄)の接 続トランジスタのゲート配線となる第3のピットライン 選択線(S₁)と、前記第3(TS₁₁)及び第12(T S,,) の接続トランジスタのゲート配線となる第1のグ ランドライン選択線 (S₁) と、前記第1 (TS₁₁)及 10 び第14 (TS₁₁) の接続トランジスタのゲート配線と なる第2のグランドライン選択線(S₅)と、前記第2 (TS₁₁)、第4 (TS₁₁)、第13 (TS₁₁)及び第 15 (TS4) の接続トランジスタのゲート配線となる 第3のグランドライン選択線 (S₁) とを具備してなる 15 半導体記憶装置である。 【0012】また本発明の半導体記憶装置は、一導電型 半導体基板上に、互いに平行に配置された第1から第9 の9本の拡散層配線 (BL₁′、BL₁′、・・・BL ,′)が順に配置された拡散層配線群と、前記拡散層配 20 線群上に直交して配置された複数本のゲート配線 (W₁′、W₂′、・・・W₁₆′)と、隣り合う前記拡 散層配線をソース・ドレインとし、さらに、隣り合う前 記拡散層配線間で、かつ、前記ゲート配線直下をチャネ ルとするメモリセルが前記拡散層配線方向に配置されて 25 なるメモリセル列と、前記拡散層配線群上に配列された 8列の前記メモリセル列を単位としてなるメモリセル列 群があって、前記第1の拡散層配線 (BL₁′) の一端 は第1の接続トランジスタ (TSn)を介して第1の仮 想メタルグランド線 $(M_1)'$) と接続され、かつ、第2 30 の接続トランジスタ (TSu')を介して前記第2の拡 散層配線 (BL,′) の一端と接続され、前記第3の拡 散層配線(BL₁′)の一端は第3の接続トランジスタ (TS_{si}') 及び前記第1の接続トランジスタ (T S_{n} ′)を介して前記第1の仮想メタルグランド線 (M 35 1') に接続され、かつ、第4の接続トランジスタ (T) Su')を介して前記第4の拡散層配線(BL')の

て前記第2の拡散層配線(BL,′)の他端と接続され、前記第5の拡散層配線(BL,′)の一端は、前記第5の接続トランジスタ(TS₁₁′)を介して前記メタルピット線(M,′)に接続され、かつ、第8の接続トランジスタ(TS₁₁′)を介して前記第4の拡散層配線(BL,′)の他端と接続され、かつ、第9の接続トランジスタ(TS₁₁′)を介して第6の拡散層配線(BL,′)の一端と接続され、前記第7の拡散層配線(BL,′)の一端は第10の接続トランジスタ(TS₁₁′)

一端と接続され、前記第3の拡散層配線(BL,′)の

他端は第5 (TS_{ii}^{\prime}) 及び第6 (TS_{ii}^{\prime}) の接続トランジスタを介してメタルビット線 (M_{i}^{\prime}) に接続さ

40 れ、かつ、第7の接続トランジスタ (TSn')を介し

前記メタルビット線 (M, ') に接続され、かつ、第1 1の接続トランジスタ (TS_n') を介して前記第8の 拡散層配線(BL₁′)の一端に接続され、前記第7の 拡散層配線 (BL, ′) の他端は第12 (TS, ′) 及 び第13(TS11)の接続トランジスタを介して第2 の仮想メタルグランド線 (M, ') に接続され、かつ、 第14の接続トランジスタ (TS_n') を介して前記第 6の拡散層配線(BL,′)の他端と接続され、前記第 9の拡散層配線 (BL,′) の一端は前記第12の接続 トランジスタ (TS"′) を介して前記第2の仮想メタ ルグランド線 (M, ') に接続され、かつ、第15の接 続トランジスタ (TS,,,') を介して前記第8の拡散層 配線(BL1′)の他端に接続され、前記第5の接続ト ランジスタ (TS₁₁') のゲート配線となる第1のビッ トライン選択線(S_1 ′)と、前記第6(TS_{11} ′)及 び第1-0 (TSn') の接続ドランジスタのゲート配線" となる第2のビットライン選択線(S,1)と、前記第 7 (TS₁₁')、第8 (TS₁₁')、第9 (TS₁₁') 及び第11 (TS,1′) の接続トランジスタのゲート配 線となる第3のビットライン選択線(S,')と、前記 第1 (TS_u') 及び第12 (TS_u') の接続トラン ジスタのゲート配線となる第1のグランドライン選択線 (S₁')と、前記第3(TS₁₁')及び第13(TS ٫,′)~の接続トランジスタのゲート配線となる第2のグ ランドライン選択線 (S₁') と、前記第2 (T Su')、第4 (TSu')、第14 (TSu')及び *** 第15(TSų´)の接続トランジスタのゲート配線と なる第3のグンランドライン選択線(S,′)とを具備 してなる半導体記憶装置である。

【0013】また、本発明の半導体記憶装置は、一導電 型半導体基板上に、互いに平行に配置された第1から第 9の9本の拡散層配線 (BL₁"、BL₁"、・・・B L,") が順に配置された拡散層配線群と、前記拡散層 配線群上に直交して配置された複数本のゲート配線(W ı″、W,″、・・・W_ı,″)と、隣り合う前記拡散層 配線をソース・ドレインとし、さらに、隣り合う前記拡 散層配線間で、かつ、前記ゲート配線直下をチャネルと するメモリセルが前記拡散層配線方向に配置されてなる メモリセル列と、前記拡散層配線群上に配列された8列 の前記メモリセル列を単位としてなるメモリセル列群が あって、前記第1の拡散層配線(BL₁″)の一端は第 1の接続トランジスタ(TSぃ")を介して第1の仮想 メタルグランド線 $(M_1")$ と接続され、かつ、第2の 接続トランジスタ (TS⑴″) を介して前記第2の拡散 層配線(BL₁")の一端に接続され、前記第3の拡散 層配線(BL,")の一端は第3の接続トランジスタ (TS₁₁")を介してメタルピット線(M₁")に接続 され、かつ、第4の接続トランジスタ(TS」1″)を介 して前記第2の拡散層配線 (BL,") の他端に接続さ れ、かつ、第5の接続トランジスタ(TS_{n} ")を介し

て前記第4の拡散層配線 (BL,") の一端に接続さ れ、前記第5の拡散層配線(BL,")の一端は第6の 接続トランジスタ(TS_{ii} ")を介して前記第1の仮想 メタルグランド線 $(M_1")$ に接続され、かつ、第7の 05 接続トランジスタ (TS₄") を介して前記第4の拡散 層配線(BL,")の他端に接続され、かつ、第8の接 続トランジスタ(TS41″)を介して前記第6の拡散層 配線(BL,")に接続され、前記第7の拡散層配線 (BL, ") の一端は、第9の接続トランジスタ (TS 10 11") を介して前記メタルビット線 (M,") に接続さ れ、かつ、第10の接続トランジスタ(TS,,")を介 して前記第6の拡散層配線(BL,")の他端に接続さ れ、かつ、第11の接続トランジスタ(TS1")を介 して前記第8の拡散層配線(BL,")の一端に接続さ 15 れ、前記第9の拡散層配線 (BL, ") の一端は第12 の接続下ランジスタ (TS;//-)を介して第2の仮想メ タルグランド線 (M, ") に接続され、かつ、第13の 接続トランジスタ(TS"")を介して前記第8の拡散 層配線 (BL₄") の他端に接続され、前記第9の接続 20 トランジスタ $(TS_{11}^{"})$ のゲート配線となる第1のビ ットライン選択線(S_1 ")と、前記第3の接続トラン **ジスタ(TSュ″)のゲート配線となる第2のピットラ** イン選択線(S₁")と、前記第4(TS₁₁")、第5 (TS₁,")、第10(TS₁,")及び第11(T 25 S」(″) の接続トランジスタのゲート配線となる第3の ビットライン選択線 (S,") と、前記第1 (T

S₁₁")及び第12(TS₁₂")の接続トランジスタの ゲート配線となる第1のグランドライン選択線 (S₁")と、前記第6の接続トランジスタ(T 30 S₅₁")のゲート配線となる第2のグランドライン選択 線(S₅")と、前記第2(TS₁₁")、第7(T S₁₁")、第8(TS₁₁")及び第13(TS₁₁") の接続トランジスタのゲート配線となる第3のグランド ライン選択線(S₁")とを具備する半導体記憶装置で

[0014]

35 ある。

【発明の実施の形態】次に本発明について図面を参照して説明する。図 1 は本発明の一実施例である。シリコン基板上に互いに平行に複数の拡散層配線 B L_1 … B L_2 40 が形成され、これらの拡散層配線上にゲート絶縁膜を介してゲート配線が配置される。ゲート配線はワード線W $_1$ (1=1, 2, … 16)、ピットライン選択線 S_1 , S_1 , S_1 、またグランドライン選択線 S_1 , S_2 , S_3 , S_4 、またグランドライン選択線 S_4 は接続トランジスタ T S_{11} 、 T S_{12} 、 T S_{13} 、 T S_{14} のゲート配線である。

【0015】拡散層配線 BL_1 … BL_1 はそれぞれの一50 端で、ピットライン選択線 S_1 , S_1 , S_2 , がゲート配

線となる接続トランジスタによりメタルビット線 M_1 と断続される。拡散層配線 BL_1 は、接続トランジスタT S_{11} , TS_{11} によりメタルビット線 M_1 と断続される。同様に、拡散層配線 BL_1 は、接続トランジスタ TS_{11} で、拡散層配線 BL_1 は、接続トランジスタ TS_{11} , TS_{11} で、拡散層配線 BL_1 は接続トランジスタ TS_{11} , TS_{11} で、拡散層配線 BL_1 は接続トランジスタ TS_{11} , TS_{11} で、拡散層配線 BL_1 は接続トランジスタ TS_{11} , TS_{11} で、さらに拡散層配線 BL_1 は接続トランジスタ TS_{11} , TS_{11} でそれぞれメタルビット線 M_1 と断続される。

【0016】また拡散層配線 BL_1 …BL,はそれぞれの他端で、グランドライン選択線 S_1 , S_1 ,がゲート配線となる接続トランジスタにより仮想メタルグランド線 M_1 及び M_1 と断続される。グランドライン選択線 S_1 は接続トランジスタ TS_{11} , TS_{12} , TS_{13} , TS_{14} , TS_{15} , TS_{15} , TS_{16} , TS_{17} , TS_{17} 。

【0017】メモリセルMC $_1$,MC $_2$ …は、互いに隣り合う拡散層配線をリース・ドレインとし、ゲート配線 (W_1 , W_2 ,… W_{11})下で拡散層配線間の領域がチャネルとなるプレーナ構造のMOSトランジスタである。以下、メモリセルの読み出しについては、便宜上、MC $_1$,MC $_2$,…MC $_3$ についてのみ説明するが、ゲート配線 W_1 については、その他多数のメモリセルが接続されていて同様の読み出しが可能である。またゲート配線 W_1 ,… W_{11} (用途に応じてワード線の本数は任意である)にも、多数のメモリセルが接続されているのは言うまでもない。

【0018】次に読み出し動作について説明する。まずメモリセル MC_1 に書き込まれた情報を読み出す場合、ピットライン選択線 S_1 及び S_1 の電位をハイレベルに、 S_1 をロウレベルにすることで、接続トランジスタ TS_{11} , TS_{11} を介して、拡散層配線 BL_1 はメタルビット線 M_1 と電気的に接続される。

【0019】また、グランドライン選択線 S_1 , S_1 をロウレベル、 S_2 をハイレベルにすることで接続トランジスタ TS_3 。を介して拡散層配線 BL_1 は仮想メタルグランド線 M_1 と電気的に接続される。さらに、メモリセル MC_1 のゲート配線であるワード線 W_1 はハイレベル、その他のワード線 W_2 … W_3 はロウレベルに設定される。

【0020】このときメモルセル MC_1 のデータが0であれば、低いしきい値に調整されているのでオン状態になり、データが1であれば高いしきい値に調整されていてオフ状態にある。

【0021】メモリセル MC_1 の読み出しに際し、メタルビット線 M_1 には高電位、仮想メタルグランド線 M_1 には接地電位が供給されているため、メモリセル MC_1

がデータ0であれば、メタルビット線 M_1 から仮想メタルグランド線 M_1 に電流が流れる。この電流をメタルビット線 M_1 に接続されたセンスアンプ(図中には記されていない)により検出し、データ0であることを判読する。

【0022】一方、メモリセルMС」がデータ1であれば、メタルビット線M」から仮想メタルグランド線M」へは電流が流れず、センスアンプはデータ1であることを判読する。しかし、ここで注意が必要なのはメモリセ10 ルMС」である。もし、メモリセルMС」がデータ0であれば、オン状態にあり、接続トランジスタTS」」,TS」を介して、メタルビット線M」から電流が流れ出し、センスアンプはMС」がデータ1であるにもかかわらず、データ0と判読する可能性がある。この誤読み出15 しを防止するために、仮想メタルグランド線M」には、メタルビット線M」に等じいか極めて近い電位が供給されていて、メタルビット線M」から仮想メタルグランド線M」への電流の漏れを抑制している。

【0023】次にメモリセルMC、に書き込まれた情報 20 を読み出す場合について示す。ビットライン選択線S1 をハイレベル、S₁, S₁はロウレベルにすることで拡 散層配線BL,は、接続トランジスタTS₁₁を介してメ タルビット線M, に電気的に接続される。また、グラン ドライン選択線S、、、S、をハイレベルS、をロウレベ 25 ルにすることで、拡散層配線BL,は接続トランジスタ TS₁₁, TS₁₁を介して仮想メタルグランド線M₁に電 気的に接続される。メモリセルMC, のゲート配線であ るワード線W₁はハイレベルに維持され、メモリセルM C, のデータが0であればメタルビット線M, から仮想 30 グランド線M₁ に電流が流れ、センスアンプはデータ 0 であることを判読する。また、メモリセルMC、のデー タが1であれば、メタルピット線M, から仮想メタルグ ランド線M₁へは電流が流れず、センスアンプはデータ 1であることを判読する。ここでもメモリセルMC,か らの漏れ電流を遮断し、誤読み出しを防止するために、 仮想メタルグランド線M,には、メタルピット線M,に 等しいか極めて近い電位が供給されている。

【0024】次に、メモリセルMC1に書き込まれた情報を読み出す場合について示す。ピットライン選択線S 40_1 はロウレベル、 S_1 , S_1 はハイレベルに維持されることで、接続トランジスタ TS_{11} , TS_{11} を介して、拡散層配線BL1は、メタルピット線M1と電気的に接続される。また、グランドライン選択線 S_1 , S_1 はロウレベル、 S_1 はハイレベルに維持されることで、接続トランジスタ TS_{11} を介して、拡散層配線BL1は仮想メタルグランド線M1と電気的に接続される。メモリセルMC1のゲート配線であるワード線W1はハイレベルに維持され、メモリセルMC1のデータが0であればメタルピット線M1から仮想メタルグランド線M1に電流が流れ、センスアンプはデータ0であると判読する。ま

た、メモリセル MC_1 のデータが1であればメタルビット線 M_1 から仮想メタルグランド線 M_1 へは電流が流れず、センスアンプはデータ1と判読する。前述同様、ここでもメモリセル MC_1 からの漏れ電流を遮断するために、仮想メタルグランド線 M_1 には、メタルビット線 M_2 に等しいか極めて近い電位が供給されている。

【0025】最後にメモリセルMC、の読み出しについ て説明する。ビットライン選択線S₁, S₃はロウレベ ル、S, はハイレベルに維持されることで接続トランジ スタTS」を介して、拡散層配線BL。はメタルピット 線M、と電気的に接続される。またグランドライン選択 線S, S, はハイレベル、S, はロウレベルに維持す ることで、接続トランジスタTS。,TS。を介して、 拡散層配線BL、は仮想メタルグランド線M、と電気的 に接続される。メモリセルMC、のゲート配線であるワ ート線W、は、ハイレベルに維持され、MC、のデータ が0であればメタルビット線M,から仮想グランド線M , に電流が流れ、センスアンプはデータ 0 であると判読 する。また、メモリセルMC, のデータが1であれば、 メタルピット線M,から仮想メタルグランド線M,へは 電流が流れずセンスアンプはデータ1と判読する。 尚、 MC、からの漏れ電流を遮断するために仮想メタルグラ ンド線M, にはメタルビット線M, に等しいか極めて近 い電位が供給されている。

【0026】以上説明したように、メモリセル MC_1 , MC_1 , MC_1 , MC_2 , MC_3 , MC_4 の読み出しは、メタルビット線 M_1 から仮想メタルビット線 M_1 へ電流が流れるか否かでデータ0かデータ1の判定を行っている。

【0027】またメモリセルMC $_1$,MC $_1$,MC $_1$,MC $_1$ の読み出しについては記載を省略したが、メタルビット線M $_1$ には高電位、仮想メタルグランド線M $_1$ には接地電位が供給され、また仮想メタルグランド線M $_1$ には、メタルビット線M $_1$ に等しいか極めて近い電位が供給されていることがメモリセルMC $_1$,MC $_1$,MC $_1$,MC $_1$,MC $_1$ 0読み出しと基本的に異なる点であり、メタルビット線M $_1$ から仮想メタルグランド線M $_1$ へ電流が流れるか否かで、データ0かデータ10判定を行っている。さらに、特に記載しなかったその他のメモリセルの読み出しは、MC $_1$,MC $_1$,…MC $_1$ 0いずれかと基本的に同様であるので、省略した。

【0028】このように、本実施例(図1)に示すメモリセルのアレイ構成をすることで、拡散層配線4本毎に、メタルビット線あるいは仮想メタルグランド線を配置することが可能になる。このため従来例(図4)に比べ、メタル配線(メタルビット線あるいは仮想メタルグランド線)ビッチを2倍にすることができるため、生産性が著しく向上する。

【0029】ところで、従来例に比べ本実施例を採用することで予想されるディメリットは、メモリセルを選択するのに要する選択線の増加とそれによるセルエリア面

積の増大、及びそれに伴う接続トランジスタの増加とメ モリセル電流の低下である。

【0030】選択線は、従来例が4本(ビットライン選択線2本とバンク選択線1本、グランドライン選択線1 05 本)であるのに対して、本実施例(図1)では6本(ビットライン選択線3本とグランドライン選択線3本)である。ワード線の本数は、現在商品化されているROMでは、一般に64本を単位とするのが主流であるので、本実施例を採用することによる面積増加率は約3%と極10 めて軽微である。

【0031】一方、本実施例は従来例に比べメタル配線 ピッチを2倍にできることが、将来のメモリセルサイズ の縮小化に極めて有効である。すなわち、従来例で示したメタル配線のレイアウトでは、拡散層配線が0.6~ 15 0.8 μmピッチで設計されている今日、メタル配線には1.2~1.6 μmピッチの配線加工技術が必要になる。メタル配線の微細加工は半導体製造の中でも困難な技術として位置づけられており、生産性を損う要因になっている。ましてや、将来のメモリセルサイズの縮小化をメタル配線の加工技術が制約することになるのは明白である。その点、本実施例に示したメモリセルサイズの縮小が容易に実現できる。本実施例で示すレイアウトは、将来のメモリセルの縮小化を容易にするだけでなく、選択トランジスタの増加を抑制する点にも効果があ

25 く、選択トランシスタの増加を抑制する点にも効果がある。すなわち、本実施例(図1)では、読み出しの際、メモリセルに直列に接続される選択トランジスタは、3個であり、従来例(図4)と同等である。一般に、選択線(ビットライン選択線、グランドライン選択線)が増30加するとメモリセルに直列に接続される選択トランジスタの数も増加するが、本実施例のレイアウトを採用することにより、選択トランジスタの増加は抑制できる。読み出しの際、選択されたメモリセルに直列に接続される選択トランジスタの増加は、メモリセル電流を減少させ35。。

【0032】このため、メモリセルに直列に接続される 選択トランジスタの増加を抑制できる本実施例は、メモ リセル電流を従来程度に維持できるため非常に効果的で ある。

チを実質的に大きくできるため第1の実施例同様の効果 が期待できる。

【0034】次に読み出し方法について説明する。メモリセル MC_1 ′の情報を読み出す場合、ピットライン選択線 S_1 ′, S_1 ′をハイレベルにすることで、接続トランジスタ TS_{11} ′, TS_{11} ′, TS_{11} ′を介して拡散層配線 BL_1 ′はメタルピット線 M_1 ′に電気的に接続される。また、グランドライン選択線 S_1 ′をハイレベル、 S_1 ′, S_1 ′をロウレベルにすることで接続トランジスタ TS_{11} ′を介して、拡散層配線 BL_1 ′は仮想メタルグランド線 M_1 ′と電気的に接続される。

【0035】さらに、メモリセル MC_1 ′のゲート配線であるワード線 W_1 ′はハイレベル、その他のワード線 W_1 ′… W_{11} ′はロウレベルに設定される。このときメモリセル MC_1 ′のデータが0であれば、低いしきい値に調整されているのでオン状態、データが1であれば高いしきい値に調整されていてオフ状態にある。

【0036】また、メタルビット線 M_1 、には高電位、仮想メタルグランド線 M_1 、には接地電位が供給されているため、メモリセル MC_1 、のデータが0であれば、メタルビット線 M_1 、から仮想メタルグランド線 M_1 、に電流が流れる。この電流は、メタルビット線 M_1 、に接続されたセンスアンプ(図中には記載されていない)により検出され、データ0であると判読する。

【0037】一方、メモリセル MC_1 、がデータ 1 であれば、メタルビット線 M_1 、から仮想メタルグランド線 M_1 、へは電流が流れず、センスアンプはデータ 1 であると判読する。このとき仮想メタルグランド線 M_1 、は、メモリセル MC_1 、のデータが 0 である場合のメタルビット線 M_1 、からの漏れ電流を防止するために、メタルビット線 M_1 、に等しいか、極めて近い電位が供給されている。メモリセル MC_1 、以外のメモリセルの読み出しについても概ね同様にして可能である。

【0038】ところで、本実施例は、読み出しの際、選択されたメモリセルに直列に接続される接続トランジスタは4個であり、第1の実施例に比べ実質的に1個増加する。しかしながら、どのメモリセルの読み出しに際しても共通に接続される接続トランジスタTS₁₁′及びTS₁₁′は、それぞれが配置されている空間に余裕があるため、チャネル幅の大きなトランジスタとして設計できるため、メモリセルの読み出し電流の減少を第1の実施例と実質的に同程度まで軽減できる。

【0039】図3は、本発明の第3の実施例である。第1の実施例及び第2の実施例と第3の実施例との差異は、ビットライン選択線及びグランドライン選択線の構成にあるが、拡散層配線(BL_1 ", BL_1 "…)4本毎にメタル配線(メタルビット線 M_1 "あるいは仮想メタルグランド線 M_1 ", M_1 ")が1本づつ配置される点は同じである。従って、従来例(図4)に比べ、メタ

ル配線ビッチを実質的に大きくできるため、第1、第2の実施例同様の効果が得られる。また、本実施例は、読み出しの際、メモリセルに直列に接続される選択トランジスタは、3個であり、従来例(図4)及び第1の実施の(図1)と同等で、メモリセルに流れる電流の減少を最小限にできる効果もある。

【0040】次に読み出しについて説明する。メモリセル MC_1 "の情報を読み出す場合、ピットライン選択線 S_1 "をロウレベル、 S_1 "、 S_1 "をハイレベルにす 10 ることで、接続トランジスタ TS_1 "、 TS_1 "を介して、拡散層配線 BL_1 "はメタルピット線 M_1 "と電気

【0041】また、グランド選択線 S_1 ", S_1 "はロウレベル、 S_1 "はハイレベルに維持されることで、接 続トランジスタ TS_1 1"を介して、拡散層配線 BL_1 7"は仮想メタルグランド線 M_1 7"と電気的に接続される。さらに、メモリセル MC_1 7"のゲート配線であるワード線 W_1 7"はハイレベル、その他のワード線 W_1 7"・・・・ W_1 7"はロウレベルに設定される。

的に接続される。

20 【0042】メタルビット線M, "には高電位、仮想メタルグランド線M,"には接地電位が供給されているため、メモリセルMC,"がデータ0であれば、メタルビット線M,"から仮想メタルグランド線M,"に電流が流れる。この電流をメタルビット線M,"に接続されたセンスアンプ(図中には記載していない)により検出し、データ0であることを判読する。

【0043】一方、メモリセル MC_1 "がデータ1であれば、メタルビット線 M_1 "から仮想メタルグランド線 M_1 "へは電流が流れず、センスアンプは1であると判30 読する。

【0044】ここでもメモリセル MC_4 "を介した漏れ電流を防止する手段を備えておく必要がある。すなわち、メモリセル MC_4 ", MC_5 ", MC_4 ",M0",M0",M1"のデータが0であった場合、ワード線 W_1 "がハイレベルのために、これらメモリセルはすべてオン状態にある。

【0045】また、拡散層配線 BL_1 "は接続トランジスタ TS_{11} ", TS_{11} "を介してメタルピット線 M_1 "に接続され、拡散層配線 BL_1 "は、接続トランジスタ TS_{11} "を介して仮想メタルグランド線 M_1 "に接続される。

【0046】従って、仮想メタルグランド線M, "は、メタルビット線M, "と等しいか、極めて近い電位が供給されることにより、漏れ電流を防止している。

45 【0047】その他のメモリセルも同様に読み出すこと が可能であり詳細な説明は省略する。

[0048]

【発明の効果】以上説明したように本発明は、拡散層配線4本毎に、メタル配線1本を配置するレイアウトを可能にするので、生産性の向上になるだけでなく将来のメ

モリセルの縮小化にも、極めて効果的である。

【0049】また、本発明は、ビットライン選択線やグランドライン選択線の本数が従来方法に比べ増加するものの、その増分によるダイサイズの増大は、従来に比べ、約3%以下に抑制でき、さらに読み出しの際、メモリセルに直列に接続される接続トランジスタの個数が増加しないため、メモリセルに流れる電流の減少を生じさせない効果もある。

【0050】尚、本発明では、ROMについて記載し、特に製造工程中に情報を書き込むマスクROMについて詳細を示したが、電気的に書き込み可能なUVPROMやFlashメモリ等への適用も可能であることは言うまでもない。

【図面の簡単な説明】

【図1】本発明の第1の実施例で、メモリセルアレイの

回路図。

【図2】本発明の第2の実施例で、メモリセルアレイの 回路図。

【図3】本発明の第3の実施例で、メモリセルアレイの

05 回路図。

【図4】従来例でメモリセルアレイの回路図。

【符号の説明】

M₁, M₂ 仮想メタルグランド線

M, メタルピット線

10 S_1 , S_2 , S_3 ビットライン選択線

S₄, S₅, S₆ グランドライン選択線

W₁~W₁ ワード線

BL₁~BL₁ 拡散層配線


 $MC_1 \sim MC_1$

メモリセル

15 $TS_{11} \sim TS_{11}$

接続トランジスタ

【図1】



【図2】

